首页> 外文OA文献 >A provably correct design of a fault-tolerant clock synchronization circuit

【2h】

A provably correct design of a fault-tolerant clock synchronization circuit

机译：一种可超出容错时钟同步电路的正确设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
P.S. Miner; P.A. Padilla; W. Torres;
展开▼
作者单位

展开▼
年度 -1
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A design approach for self-diagnosis of fault-tolerant clock synchronization [J] . Lu M., Zhang D. IEEE Transactions on Computers . 1989,第9期

机译：容错时钟同步自我诊断的设计方法
2. Rigorously modeling self-stabilizing fault-tolerant circuits: An ultra-robust clocking scheme for systems-on-chip [J] . Danny Dolev, Matthias Fuegger, Markus Posch, Journal of computer and system sciences . 2014,第4期

机译：严格建模自稳定的容错电路：片上系统的超鲁棒时钟方案
3. Comparisons and improvements of designs of data slicers and clock synchronization circuits for broadcast teletext decoders operating in a multipath environment [J] . Sablatash M., Moreland K.W. IEEE Transactions on Broadcasting . 1988,第3期

机译：在多径环境下工作的广播图文电视解码器的数据限幅器和时钟同步电路设计的比较和改进
4. A provably correct design of a fault-tolerant clock synchronization circuit [C] . Miner, P.S., Padilla, . 1992

机译：容错时钟同步电路的经过验证的正确设计
5. Star-based interconnection networks and fault-tolerant clock synchronization for large multicomputers. [D] . de Azevedo, Marcelo Moraes. 1997

机译：大型多计算机的基于星形的互连网络和容错时钟同步。
6. Rigorously modeling self-stabilizing fault-tolerant circuits: An ultra-robust clocking scheme for systems-on-chip [O] . Danny Dolev, Matthias Függer, Markus Posch, -1

机译：严格建模自稳定的容错电路：片上系统的超鲁棒时钟方案
7. Rigorously modeling self-stabilizing fault-tolerant circuits: An ultra-robust clocking scheme for systems-on-chip [O] . Dolev Danny, Függer Matthias, Posch Markus, 2014

机译：严格建模自稳定的容错电路：片上系统的超鲁棒时钟方案
8. A hardware implementation of a provably correct design of a fault-tolerant clock synchronization circuit [R] . Torres-Pomales, Wilfredo 1993

机译：可容错时钟同步电路的可证明正确设计的硬件实现

A provably correct design of a fault-tolerant clock synchronization circuit

著录项

引文网络

相似文献

相关主题

期刊订阅