logic circuits; reliability(electronics)redundant components; failure(electronics); coding; errors; mathematical logic; graphics; theorems; theses;
机译:在FPGA和CPLD电路上实现自检两级组合逻辑的实现
机译:部分自检组合电路设计的方法
机译:非常深的亚微米自检电路的组合功能块的信号编码和CMOS门
机译:自检组合电路的设计
机译:高性能自检延迟不敏感树形电路的综合。
机译:基于发展生物学编码的组合电路的开发
机译:通过Boolean补充方法合成的完全自检内置检查电路的限制为常数重量码«1-OUT-3»
机译:全自检组合电路的设计。