アナログ·デジタル混載システムにおけるクロストーク雑音の回路性能への影響とその対策

摘要

高精度な雑音測定とシミュレーションモデルに基づいて，クロストーク雑音がアナログ·デジタル混載システムの性能に与える影響について述べる．高精度，広帯域な雑音測定のために等価サンプルの原理に基づく雑音検出システムをラッチコンパレータによるオンチップ雑音検出器と雑音源としての論理セルアレイによる雑音源により実現した．多数のテストチップの測定により，100μV，100psの測定分解能を確認した．また，チップレベルの基板雑音のミュレーションのための，CMOS論理回路の充電シーケンスによる雑音生成モデルとシリコン基板メッシュのノード数をFマトリクス演算で2桁削減する技術を開発した．チップ·ボードレベルのA-D混載システムのシミュレーションを可能にし，雑音の影響を定量的に評価した．シミュレーション結果は測定結果と10％程度の誤差で一致した．さらにクロストークによる性能劣化を抑圧する技術についても述べる．