低功率、低噪声的数字模拟转换器参考电路

摘要

本发明申请案包含一种数字模拟转换器参考电路，所述参考电路包含：电容器，其连接到电流源；所述电容器的正极端子，其连接到第一开关，所述第一开关将所述电容器的所述正极端子电连接到DAC电路的正极输入端子；所述电容器的负极端子，其连接到第二开关，所述第二开关将所述电容器的所述负极端子电连接到所述DAC电路的负极输入端子。在另一实例中，本发明申请案包含一种将数字代码转换为模拟信号的方法，所述方法包含：将储集器电容器充电到参考电压电平；将所存储电荷从所述储集器电容器转移到DAC反馈电容器；及将所述所存储电荷从所述DAC反馈电容器转移到DAC输出端子。

说明书

根据35 U.S.C§119主张优先权

本专利申请案主张2007年6月20日申请的题为“用于Δ∑ADC中的低功率、低噪声的DAC参考电路(Low Power，Low Noise DAC Reference Circuit for use in a DeltaSigma ADC)”的美国临时申请案第60/945,309号及2007年4月23日申请的题为“用于Δ∑ADC中的DAC参考电路(DAC Reference Circuit for use in a Delta Sigma ADC)”的美国临时申请案第60/913,499的优先权，所述两个申请案均转让给本发明的受让人且以引用的方式清楚并入本文中。

技术领域

本申请案大体上涉及数字模拟转换器(DAC)电路，且更明确地说，涉及低功率、低噪声的数字模拟转换器参考电路。

背景技术

在许多现代通信系统中利用数字模拟转换器电路。举例来说，例如Δ∑调制器及管线模拟数字转换器的不同电路可包括反馈路径中的数字模拟转换器(DAC或D/A)。DAC电路可在操作期间消耗大量功率以实现高速线性操作。随着例如在第三代(3G)标准(例如GSM演进的增强数据速率(EDGE)、宽带码分多址(WCDMA)、码分多址(CDMA2000)及通用移动电信系统(UMTS))中设定新的符合多标准要求，射频(RF)及基带装置的复杂性、大小及功率消耗已大大增加。为处理数字领域中的RF及基带信号，需要在尽可能接近于接收天线处将传入的模拟信号转换为数字信号。然而，为使较小所要信号与阻断器及干扰器区分，需要具有高度动态范围的模拟数字转换器(ADC)。

在现代移动通信装置中，功率消耗为关注点，因为功率消耗的增加可引起移动装置的电池寿命的减少。噪声性能也为现代移动通信装置中的关注点以确保可靠质量的通信。因此需要用于数字模拟转换器电路中的低功率、低噪声的数字模拟转换器参考电路。

发明内容

鉴于以上描述，本发明所描述的特征大体涉及用于数据通信装置的一个或一个以上改进的系统、方法及/或设备。在一个实施例中，本专利申请案包含用以建构低噪声、低功率消耗的数字模拟转换器参考电路的方法及设备。

本发明的方法及设备的适用性的另外范围将从以下详细描述、权利要求书及图式变得显而易见。然而，应了解，详细描述及具体实例虽然指示本发明的优选实施例，但其仅以说明方式给出，因为本发明的精神及范围内的各种变化及修改对于所属领域的技术人员将变得显而易见。

本专利申请案包含一种数字模拟转换器参考电路，所述参考电路包含：电容器，其连接到电流源；所述电容器的正极端子，其连接到第一开关，所述第一开关将所述电容器的所述正极端子电连接到DAC电路的正极输入端子；所述电容器的负极端子，其连接到第二开关，所述第二开关将所述电容器的所述负极端子电连接到所述DAC电路的负极输入端子。

在另一实例中，本专利申请案包含一种将数字代码转换为模拟信号的方法，所述方法包含：将储集器电容器充电到参考电压电平；将存储电荷从所述储集器电容器转移到数字模拟转换器(DAC)反馈电容器；及将所述所存储电荷从所述DAC反馈电容器转移到DAC输出端子。

附图说明

当前所揭示的方法及设备的特征、目的及优点在结合图式理解时将从下述详细描述变得更为显见，在所述图式中，相同参考符号通篇相应地识别且其中：

图1展示利用数字模拟转换器电路209以向Δ∑模拟数字转换器11的输入提供反馈的示范性Δ∑调制器。

图2展示可为Δ∑ADC电路中的第一级的示范性交换电容器积分器。

图3展示包含连接到串联电阻性网络的差动电流源的参考DAC电路。

图4展示包含连接到串联电阻性网络的反馈中的2个OP-amp的参考DAC电路。

图5展示用以建构用于包含“储集器”电容器C_big的Δ∑ADC中的DAC参考电路的改进的方法及设备。

图6展示开关C1、C1d、C2d、C2_P及C2_N的示范性开关控制时钟信号。

图7展示在阶段1的开始时的电荷共享事件期间从“储集器”C_big到电容器C_dacp及C_dacn的电流。

图8展示在电荷共享事件之后的阶段1的剩余部分期间从电流源Io到电容器C_big、C_dacp及C_dacn的电流。

图9展示“储集器”电容器C_big在阶段2期间通过差动电流源Io的“再填充”或再充电；及存储于电容器C_dacp及C_dacn中的电荷在阶段2期间经由开关C2_P向积分OTA601电路的正性积分。

图10展示“储集器”电容器C_big通过差动电流源Io的“再填充”或再充电及存储于电容器C_dacp及C_dacn中的电荷在阶段2期间经由开关C2_N向积分OTA 601电路的负性积分。

图11展示描述了储集器电容器C_big及电容器C_dacp及C_dacn的充电及放电顺序的图表。

图12展示具有Io直流参考源的单端电流镜配置。

图13展示具有Io直流参考源的差动电流镜配置。

图14展示零VT NFET晶体管源极跟随器(source follower)，其以非常低的偏压电流而被施加偏压因此其输出阻抗较大且其实际上充当电流源。

图15展示用以建构用于包含慢反馈环路的Δ∑ADC中的DAC参考电路内的电流源的改进的方法及设备。

图16为当反馈值为+1时的DAC参考电路操作的流程图。

图17为当反馈值为+1时的DAC参考电路操作的装置加功能流程图。

图18为当反馈值为-1时的DAC参考电路操作的流程图。

图19为当反馈值为-1时的DAC参考电路操作的装置加功能流程图。

具体实施方式

词“示范性”在本文中用以意味着“用作实例、例子或说明”。本文中描述为“示范性”的任一实施例不必理解为比其它实施例优选或有利。

以下结合所附图式阐述的详细描述希望作为本发明的示范性实施例的描述，且不希望代表其中可实践本发明的唯一实施例。贯穿此描述所使用的术语“示范性”意味着“用作实例、例子或说明”，且应不必理解为比其它实施例优选或有利。详细描述包括出于提供对本发明的彻底理解的目的的具体细节。然而，对于所属领域的技术人员将显而易见，本发明可在无这些具体细节的情况下实践。在一些情形下，为避免混淆本发明的概念，以框图形式展示众所周知的结构及装置。

图1展示利用反馈路径中的DAC电路的Δ∑模拟数字转换器。可在Δ∑模拟数字转换器(ADC)中使用数字模拟转换器电路以将反馈提供到Δ∑调制器的输入。然而请注意，所属领域的技术人员将认识到，可在任一DAC电路中使用用以建构DAC参考电路的改进的方法及设备。

使用数字模拟转换器(DAC或D/A)以将数字(通常为二进制)代码转换为模拟信号。模拟信号可采用电流、电压或电荷的形式。数字模拟转换器电路可使用参考电路及运算跨导放大器(OTA)601。DAC参考电路可消耗大量功率以提供对DAC电容器的完整且精确的充电。因此，需要建构低噪声、低功率消耗的数字模拟转换器参考电路。

本实施例提供各种设计技术以建构低噪声、低功率消耗的数字模拟转换器参考电路。

图2展示可为图1中所示的Δ∑ADC电路中的第一级的示范性开关电容器积分器电路。

图3展示包含连接到串联电阻性网络的差动电流源的参考DAC电路。请注意，图3中所示的OTA电路601为图2中所示的完整积分器电路202的简化表示。在多个实例中，可通过如图14-16中所示的金属氧化物半导体场效晶体管(MOSFET)来建构电流源。电流源供应流经串联电阻器R1及R2的直流电(DC)。电流乘以电流行进通过的电阻为跨越电阻器的电压降。电阻器R1及R2建立参考电压Vrefp、Vrefmid与Vrefn之间的电压差。举例来说，跨越R1所建立的稳定参考电压为V_refp-V_refmid，其可表达为：

V_refp-V_refmid＝(I₀·R1)                    方程式(1)

同样，跨越R2所建立的参考电压为V_refmid-V_refn，其可表达为：

V_refmid-V_refn＝(I₀·R2)                    方程式(2)

利用开关C1、C1d、C2d、C2_P及C2_N以首先将电荷施加于电容器C_dacp及C_dacn。一旦反馈DAC电容器C_dacp及C_dacn被充分充电，即利用开关C1、C1d、C2d、C2_P及C2_N以通过使用OTA 601将所存储的电荷提供到积分电容器，使用连接到单元DAC的输出的1/gm电阻器及偏移电压源来模型化所述OTA 601。如图3中所示，可通过闭合开关C2_P并断开开关C2_N而将此积分正性地施加于积分OTA 601。或者可通过闭合开关C2_N并断开开关C2_P而将此积分负性地施加于积分OTA 601。电容器C_dacp及C_dacn可具有相同电容值使得在单元DAC输出端子C_dac处所测量的电容将为单一反馈电容器值的1/2。图3中所示的电路配置建构2级DAC。

所属领域的技术人员将认识到，可通过并联连接由不同C2_P及C2_N时钟控制的额外单元DAC而将此电路配置扩展到更多DAC级。

基于来自量化器电路205的数字反馈序列+1，-1，-1，在图14中展示图3的开关C1、C1d、C2d、C2_P及C2_N的开关控制时钟信号。开关控制信号图表上的高信号指示对应开关处于电连接状态，或如通常所注明为“闭合”。开关控制信号图表上的低信号指示对应开关处于电断开状态，或如通常所注明为“断开”。

在图14中展示反馈为+1时第一样本周期的阶段1。在此阶段期间，开关C1及C1d闭合且开关C2d、C2_P及C2_N断开。此开关配置对电容器C_dacp及C_dacn进行充电。在电容器C_dacp及C_dacn被充分充电的第一取样周期的阶段2中，断开开关C1及C1d并闭合开关C2d及C2_P。此开关配置将存储于电容器C_dacp及C_dacn中的电荷正性地施加于积分OTA 601电路。

在图14中展示反馈值为-1时第二取样周期的阶段1。在此阶段期间，开关C1及C1d闭合且开关C2d、C2_P及C2_N断开。此开关配置对电容器C_dacp及C_dacn进行充电。在电容器C_dacp及C_dacn被充分充电的第二取样周期的阶段2中，断开开关C1及C1d并闭合开关C2d及C2_N。此开关配置将存储于电容器C_dacp及C_dacn中的电荷负性地施加于积分OTA 601电路。在第三样本周期中重复此开关序列，因为此周期期间的数字反馈信号也为-1。

高动态范围的ADC可具有大反馈电容器C_dacp及C_dacn以快速提供大量电荷。大反馈电容器C_dacp及C_dacn可产生大电阻器电容器时间常数并因此限制ADC电路的取样速率。为减小电阻器电容器时间常数，可将非常低的电阻值电阻器用于R1及R2。然而，低电阻值的使用可致使ADC电路遭受功率消耗的增加及噪声性能的降级。举例来说，如果电阻值减小10倍，则电流参考可增加10倍以保持相同参考电压V_refp。电阻、电流与功率消耗之间的关系可由以下方程式表达：

功率＝I₀²R                       方程式(3)

因此，如果电流增加10％以补偿电阻的10％的减小，则总功率消耗将增加约9％。此外，参考电流的增加可致使参考电路将额外噪声注入电路中并因此降低电路的噪声性能。

图4展示包含连接到串联电阻性网络的2个电压源的参考DAC电路。电压源使用电压跟随器配置设定正极参考电压V_refp及负极参考电压V_refn。电阻器R1及R2串联连接于两个参考电压供应之间。DC电流经由电阻器R1及R2被感应，所述DC电流可表达为：

$I_0=\frac{V_{\mathrm{refp}}-V_{\mathrm{refn}}}{R1+R2}$方程式(4)

电流乘以跨越电阻器R1及R2的电阻电压降建立参考电压Vrefp、Vrefmid与Vrefn之间的电压差。举例来说，跨越R1建立的参考电压为V_refp-V_refmid，所述参考电压可表达为：

V_refp-V_refmid＝(I₀·R1)                     方程式(5)

同样，跨越R2建立的参考电压为V_refmid-V_refn，其可表达为：

V_refmid-V_refn＝(I₀·R2)                     方程式(6)

利用开关C1、C1d、C2d、C2_P及C2_N而首先将电荷施加于电容器C_dacp及C_dacn。一旦电容器C_dacp及C_dacn被充分充电，即利用开关C1、C1d、C2d、C2_P及C2_N以通过使用OTA 601向积分电容器提供所存储的电荷，使用连接到单元DAC的输出的1/gm电阻器及偏移电压来模型化所述OTA 601。如图4中所示，可通过闭合开关C2_P并断开开关C2_N而将此积分正性地施加于积分OTA 601。或者，可通过闭合开关C2_N并断开开关C2_P而将此积分负性地施加于积分OTA 601。电容器C_dacp及C_dacn可具有相同电容值，使得在单元DAC输出端子C_dac处所测量的电容将为单一反馈电容器值的1/2。

此电路配置建构2级DAC。所属领域的技术人员将认识到，可通过并联连接由不同C2_P及C2_N时钟控制的更多单元DAC而将此电路配置扩展到更多DAC级。

基于来自图1所示的量化器电路205的数字反馈序列[+1，-1，-1]，在图14中展示图4的开关C1、C1d、C2d、C2_P及C2_N的开关控制时钟信号。开关控制信号图表上的高信号指示对应开关处于电连接状态，或如通常所注明为“闭合”。开关控制信号图表上的低信号指示对应开关处于电断开状态，或如通常所注明为“断开”。

在图14中展示反馈为+1时第一样本周期的阶段1。在此阶段期间，开关C1及C1d闭合且开关C2d、C2_P及C2_N断开。此开关配置对电容器C_dacp及C_dacn进行充电。在电容器C_dacp及C_dacn被充分充电时的第一取样周期的阶段2中，断开开关C1及C1d并闭合开关C2d及C2_P。此开关配置将存储于电容器C_dacp及C_dacn中的电荷正性地施加于积分OTA 601电路。

在图14中展示反馈值为-1时的第二取样周期的阶段1。在此阶段期间，开关C1及C1d闭合且开关C2d、C2_P及C2_N断开。此开关配置对电容器C_dacp及C_dacn进行充电。在电容器C_dacp及C_dacn被充分充电时的第二取样周期的阶段2中，断开开关C1及C1d并闭合开关C2d及C2_N。此开关配置将存储于电容器C_dacp及C_dacn中的电荷负性地施加于积分OTA 601电路。在第三样本周期中重复此开关序列，因为此周期期间的数字反馈信号也为-1。

图5揭示用以建构用于包含“储集器电容器”C_big的Δ∑ADC中的DAC参考电路的改进的方法及设备。C_big在本文中被称为“储集器电容器”，因为此电容器充当电荷的储集器。对储集器电容器进行充电以使其能够在需要时于较短持续时间期间提供大量电荷。此事件在本文中被称为“电荷共享”。在本专利申请案中，使用电荷共享以从储集器电容器C_big向电容器C_dacp及C_dacn提供电荷。与图3及图4中所示的电阻性解决方案相比，此改进的方法及设备可提供以下优点：减少功率消耗与噪声最低值(noisefloor)两者，因为以储集器电容器C_big替换串联电阻性网络。

储集器电容器C_big可大于反馈电容器以确保储集器电容器C_big可存储足够电荷以供应对电容器C_dacp与C_dacn两者充电所需的电荷而不遭受跨越C_big的显著电压降。电容器C_dacp与C_dacn串联组合以形成单元DAC输出电容值C_dac。通过差动DC电流源Io将储集器电容器C_big连续地充电到所要电压电平。为确保跨越储集器电容器C_big的平均电压保持于所要值，可基于参考电压V_refp及V_refn使用慢反馈电路606及607来调整差动电流源Io。可如下来计算参考电压：

V(nT^-)＝恰在电荷共享事件之前跨越Cbig的电压

V(nT⁺)＝恰在电荷共享事件之后跨越Cbig的电压

V(nT+T/2)＝在时钟阶段1之后但在时钟阶段2之前跨越Cbig的电压

V(nT+T^-)＝恰在下一周期处的电荷共享事件之前跨越Cbig的电压

$V\left({\mathrm{nT}}^{+}\right)=V\left(n{T}^{-}\right)·\frac{C_{\mathrm{BIG}}}{C_{\mathrm{BIG}}+C_{\mathrm{DAC}}}$(时钟阶段1开始时的电荷共享方程式)

$V(\mathrm{nT}+T/2)=V\left(n{T}^{+}\right)+\frac{I_0}{C_{\mathrm{BIG}}+C_{\mathrm{DAC}}}·\frac{T}{2}$(时钟阶段1期间的两个电容器的缓慢充电)

$V(\mathrm{nT}+T^{-})=V(\mathrm{nT}+T/2)+\frac{I_0}{C_{\mathrm{BIG}}}·\frac{T}{2}$(时钟阶段2期间的Cbig的缓慢充电)

V(nT+T^-)＝V(nT^-)                      (此对于稳态解必须成立)

我们现在具有带4个未知数的4个方程式。V(nT+T/2)为由C_DAC取样的电压电平。求解V(nT+T/2)的方程式组得出：

$V_{\mathrm{ref}}=V(\mathrm{nT}+T/2)=\frac{I_0}{F_S·C_{\mathrm{DAC}}},$其中F_s＝1/T为样本率。

当断开开关C1、C1d、C2d、C2_P及C2_N时，储集器电容器C_big经充电到参考电压，所述参考电压可表达为：

V_Cbig＝V_refp-V_refn                    方程式(7)

当C_big被充电到所要参考电压电平时，可使用开关将存储于储集器电容器C_big中的电荷转移到电容器C_dacp及C_dacn。请注意，在电荷共享事件之前，期间及之后对储集器电容器C_big进行连续充电。一旦电容器C_dacp及C_dacn被充分充电，即利用开关C1、C1d、C2d、C2_P及C2_N通过使用OTA 601将所存储的电荷提供到积分电容器，使用与连接到单元DAC的输出的偏移电压源串联的1/gm电阻器来模型化所述OTA 601。如图5中所示，可通过闭合开关C2_P并断开开关C2_N而将此积分正性地施加于积分OTA 601。或者可通过闭合开关C2_N并断开开关C2_P而将此积分负性地施加于积分OTA 601。此电路配置建构2级DAC。所属领域的技术人员将认识到，可通过并联连接由不同C2_P及C2_N时钟控制的更多单元DAC而将此电路配置扩展到额外DAC级。

电容器C_dacp与C_dacn可同时具有相同电容值使得在单元DAC输出端子处所测量的电容将为单一反馈电容器值的1/2。因此，如果电容器C_dacp与C_dacn经选择而为相同电容值，则C_dacp、C_dacn与C_dac之间的关系可表达为：

$C_{\mathrm{dac}}=\frac{1}{2}{C}_{\mathrm{dacp}}==\frac{1}{2}{C}_{\mathrm{dacn}}$或2C_dac＝C_dacp＝C_dan                   方程式(8)

图6展示基于来自图1中所示的量化器电路205的示范性数字反馈序列[+1，-1，-1]的图5中所示的开关C1、C1d、C2d、C2_P及C2_N的开关控制时钟信号。开关控制信号图上的高信号指示对应开关处于电连接状态，或如通常所注明为“闭合”。开关控制信号图上的低信号指示对应开关处于电断开状态，或如通常所注明为“断开”。

图7展示在反馈值为+1时阶段1期间的电荷流的方向。在阶段1期间，开关C1及C1d闭合，且开关C2d、C2_P及C2_N断开。此开关配置提供从储集器电容器C_big流动到电容器C_dacp及C_dacn的电荷。此开关配置还提供从电流源Io流动到电容器C_dacp及C_dacn的电荷。在图7中突出显示在此阶段的开始期间从储集器电容器C_big到电容器C_dacp及C_dacn的电荷流。在阶段1的开始期间，于电荷共享事件期间，在较短持续时间内从C_big转移大量电荷并将所述大量电荷施加于电容器C_dacp及C_dacn。此在不使用任一外部电源的情况下提供C_dacp及C_dacn的快速充电，此可归因于使用完全无源电路而减少噪声最低值。

图8展示在完成电荷共享事件之后的阶段1期间的电荷流。电荷在此阶段的剩余部分期间从电流源Io流动到电容器C_big、C_dacp及C_dacn。在阶段1的剩余部分期间，于电荷共享事件之后，提供较小电流以将电荷缓慢地再填充于C_big中以及将额外电荷提供到电容器C_dacp及C_dacn。

图9展示在反馈值为+1时第一取样周期的阶段2期间的电荷流。在电荷共享事件之后电容器C_dacp及C_dacn已被充电时的第一取样周期的阶段2中，断开开关C1及C1d，闭合开关C2d及C2_P且开关C2_N保持断开。在此开关阶段期间执行两个电路操作。首先由差动电流源Io对“储集器”电容器C_big进一步进行“再填充”或再充电。其次，经由开关C2_P将存储于电容器C_dacp及C_dacn中的电荷正性地施加于积分OTA 601电路。在图9中展示在阶段2期间由差动电流源Io进行的储集器电容器C_big的“再填充”或再充电。图9还展示阶段2期间存储于电容器C_dacp及C_dacn中的电荷经由开关C2_P到积分OTA 601电路的正性施加。在阶段2的整个持续时间内，由差动电流源Io以Io/C_big的速率缓慢地对电容器C_big进行再填充。同时在阶段2期间，经由开关C2_P将电容器C_dacp及C_dacn正性地放电到连接到单元DAC输出的积分OTA 601电路中。

在反馈值为-1时的第二取样周期的阶段1期间，开关C1及C1d闭合且开关C2d、C2_P及C2_N断开。此开关配置提供从C_big流到电容器C_dacp及C_dacn的电荷，所述电荷提供如图7中所示的电荷流。在阶段1开始(即电流共享事件)期间，在较短持续时间内从C_big提供大电流并将所述电流施加于电容器C_dacp及C_dacn。在阶段1的剩余部分期间，于电流共享事件之后，如图8中所示提供小电流以将电荷缓慢地再填充于C_big中以及将电荷提供到电容器C_dacp及C_dacn。

图10展示在反馈值为-1时的第二取样周期期间的阶段2期间的电荷流。在图6中所示的第二取样周期的阶段2中，于电容器C_dacp及C_dacn已被充电之后，断开开关C1及C1d，闭合开关C2d及C2_N且开关C2_P保持断开。在此开关阶段期间执行两个电路操作。首先由差动电流源Io对“储集器”电容器C_big进行再填充。其次，经由由信号C2_N控制的开关将存储于电容器C_dacp及C_dacn中的电荷负性地施加于积分OTA 601电路。在图10中展示在阶段2期间由差动电流源Io进行的储集器电容器C_big的“再填充”或再充电。图10还展示经由开关C2_N2进行的存储于电容器C_dacp及C_dacn中的电荷向连接到单元DAC输出的积分OTA 601电路的负性施加。在阶段2的整个持续时间内，由差动电流源Io以Io/C_big的速率缓慢地对电容器C_big进行再填充。同时在阶段2期间，经由开关C2_N将电容器C_dacp及C_dacn负性地放电到连接到单元DAC输出的积分OTA601电路中。

图6中所示的具有-1反馈值的第三周期将产生与以上关于具有-1反馈值的第二取样周期所述的开关序列相同开关序列。

图11展示在上述开关序列期间跨越电容器C_big及C_dac所建立的电压的波形。以Io/C_big的速率对跨越储集器电容器C_big的电压进行再填充。一旦闭合开关C1，电荷共享事件即开始且存储于C_big中的电荷的一部分即被转移到电容器C_dacp及C_dacn，所述电容器C_dacp及C_dacn串联组合以形成C_dac。当电荷共享事件结束时，电容器C_dacp及C_dacn保持其充电状态且C_big开始以Io/C的速率进行再填充。接着当开关C2闭合时，存储于电容器C_dacp及C_dacn中的电荷被放电到积分OTA 601输出电路中且储集器电容器C_big继续以额外电荷再填充。

图12展示用以建构图5中所示的Io电流源的单端MOSFET电流镜电路的设计的示意图。将DC参考电流Io提供到电流镜输入。可结合电压到电流转换器电路而使用带隙电压电路来建立DC参考电流。可利用此单端电流镜配置来提供单端电流。

图13展示用以建构图5中所示的Io电流源的差动MOSFET电流镜电路的设计的示意图。将DC参考电流Io提供到电流镜输入。可结合电压到电流转换器电路而使用带隙电压电路来建立DC参考电流。可利用此单端电流镜配置来提供单端电流。此差动电流镜配置可提供电流对称性。实现电流对称性可提供改进的噪声抗扰性，例如对转换为差动噪声的共用模式噪声的改进的抗扰性。

图14揭示用以在DAC参考电路内建构电流源的改进的方法及设备。可使用非常低(或所谓的“零”)VT n型场效晶体管(NFET)源极跟随器M0来提供电流。“零Vt”NFET可用于许多CMOS处理技术，并具有不同沟道植入式扩散，使得与标准NFET相比要求低得多的栅极电压(VT)以接通所述装置(并因此形成沟道)。此较低VT要求可为跨越储集器电容器C_big的电压提供额外净空。

可使用带隙电压电路来产生电压V_ref。可用非常低的电流对源极跟随器晶体管M0施加偏压，以便所述晶体管M0的输出阻抗(1/gm)保持适度较高使得其将仍充当电流源。为使另一类似类型的零VT NFET的两个端子的阻抗匹配，可使用M1并调整其大小以使得M1的gds与M0的gm匹配，其中gm为晶体管M0的跨导且gds为晶体管M1的漏极源极电导。

图15展示添加了慢反馈环路的图14中所述的参考电路的设计的示意图。可使用差动差分放大器(DDA)来将实际参考电流与所要参考电流的差驱动到最小值。DDA放大器可以1的增益同时使用反相与非反相输入来产生等于所述两个输入之间的差的输出。DDA同时测量跨越C_big端子而存在的电压以及V_ref与V_ss。可将额外补偿电容器C_comp从DDA的输出连接到V_ss以提供对存在于DDA的输出节点处的不当噪声信号的额外低通滤波，其中DDA连接到“零”VT NFET源极跟随器M0的栅极。

图16展示存在+1反馈值时的DAC参考电路操作的流程图。首先将储集器电容器充电到参考电压电平并将其连接到DAC反馈电容器(框510及520)。接着将存储于储集器电容器中的电荷转移到DAC反馈电容器(框530)。一旦已将电荷从储集器电容器转移到DAC反馈电容器，即从DAC反馈电容器断开储集器电容器(框540)。接着将DAC反馈电容器正性地连接到DAC输出端子(框550)。接着将存储于DAC反馈电容器中的电荷正性地转移到DAC输出端子(框560)。

图17展示存在+1反馈值时的DAC参考电路操作的装置加功能流程图。

图18展示存在-1反馈值时的DAC参考电路操作的流程图。首先将储集器电容器充电到参考电压电平并将其连接到DAC反馈电容器(框810及820)。接着将存储于储集器电容器中的电荷转移到DAC反馈电容器(框830)。一旦已将电荷从储集器电容器转移到DAC反馈电容器，即从DAC反馈电容器断开储集器电容器(框840)。接着将DAC反馈电容器负性地连接到DAC输出端子(框850)。接着将存储于DAC反馈电容器中的电荷负性地转移到DAC输出端子(框860)。

图19展示存在-1反馈值时的DAC参考电路操作的装置加功能图。

通过使用用于提供DAC参考电路的上述改进的方法及设备来实现许多益处。举例来说，较高动态范围DAC可能需要较大反馈电容器C_dacp及C_dacn以快速提供大量电荷。如图3及图4中所示使用电阻性DAC参考电路将在使用较大反馈电容器时产生较大电阻器电容器时间常数。然而，如在本申请案中所述，使用储集器电容器C_big通过最小化电阻性元件的使用而有效地减小DAC电路的电阻器电容器时间常数限制。请注意，可利用较大开关来提供开关的较小“导通电阻”以进一步改进时间常数限制而不遭受功率消耗的任何损失。因此，本申请案的改进的DAC参考电路可提供较高动态范围DAC电路而不遭受电阻器电容器时间常数损失。

功率消耗的降低为可通过利用如本申请案中所述的用于提供DAC参考电路的改进方法及设备所实现的另一益处。举例来说，如图3及图4中所示，利用电阻器网络的DAC参考电路可能需要使用具有较小电阻值的电阻器以便向单元DAC输入提供所要参考电压。使用具有较小电阻值的电阻器可导致由跨越较小电阻电路施加固定供应电压所产生的较高供应电流。然而，可通过使用如本申请案中所述的储集器电容器来降低电流消耗。利用储集器电容器的改进的DAC参考电路通过仅收集对DAC反馈电容器进行供应所需的电荷而限制所使用的供应电流。因而，将功率消耗降低到对DAC反馈电容器进行充电所需的最小量的功率。

固有低通滤波为可通过利用如本申请案中所述的用于提供DAC参考电路的改进方法及设备所实现的另一益处。如本申请案中所述的储集器电容器固有地充当连接到单元DAC电路的正极及负极输入的低通滤波器。此配置可提供滤出存在于单元DAC电路的输入处的噪声信号的额外益处。集成电路中存在可通过低通滤波减少的许多噪声信号。举例来说，可存在电源噪声、接地平面噪声、衬底噪声、来自附近电路的开关噪声等。所揭示的储集器电容器的固有低通滤波特性可通过滤出这些噪声并因而减小这些噪声源的影响而改进总DAC性能。

实现高动态范围DAC而无需高速有源电路的能力为可通过利用如本申请案中所述的用于提供DAC参考电路的改进方法及设备所实现的另一益处。高速有源电路可通过将额外噪声注入DAC电路中而使DAC噪声性能降级。然而，使用本申请案中所揭示的改进方法及设备可消除使用高速有源电路的需要，因而改进DAC电路的总噪声性能。

减少1/f噪声或“粉红噪声(pink noise)”为可通过利用如本申请案中所述的用于提供DAC参考电路的改进方法及设备所实现的另一益处。1/f噪声或“粉红噪声”可归因于DAC参考电路所利用的DC电流的减小而减少。可使用呈现与通过MOSFET晶体管的DC工作电流成正比的1/f噪声的MOSFET晶体管来建构电流源。因此，由本申请案中所揭示的改进的DAC参考电路所利用的供应电流的减小也可引起在所利用以在DAC电路内建立电流源的MOSFET晶体管中所产生的1/f噪声的减少。1/f噪声的此减少可产生较低电路噪声及因此产生DAC电路的改进的噪声性能。

可在IC及RF IC(RFIC)、混合信号IC、专用集成电路(ASIC)、印刷电路板(PCB)、电子装置等上建构本文中所述的低功率、低噪声的数字模拟转换器参考电路。还可通过例如互补金属氧化物半导体(CMOS)、N沟道MOS(N-MOS)、P沟道MOS(P-MOS)、双极结型晶体管(BJT)、双极CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等各种IC工艺技术来制造可编程增益电路。

建构本文中所述的低功率、低噪声的数字模拟转换器参考电路的设备可为单独装置或可为较大装置的一部分。装置可为：(i)单独IC；(ii)可包括用于存储数据及/或指令的存储器IC的一组一个或一个以上IC；(iii)例如RF接收器(RFR)或RF发射器/接收器(RTR)的RFIC；(iv)例如移动台调制解调器(MSM)的ASIC；(v)可嵌入其它装置内的模块；(vi)接收器、蜂窝式电话、无线装置、手持机或移动单元；(vii)及其类似物。

提供所揭示实施例的先前描述以使任何所属领域的技术人员能够制作或使用本发明。对这些实施例的各种修改对于所属领域的技术人员来说将为显而易见的，且在不脱离本发明的精神或范围的情况下可将本文中所定义的一般原理应用于其它实施例。因此，不希望将本发明限于本文中所展示的实施例，而是赋予其与本文所揭示的原理及新奇特征一致的最广泛范围。