速度性能とタイミングスキュー調整特性に優れたデータパスの合成手法

摘要

半導体集積回路の微細化、大規模化に伴い、回路内のデータ信号の伝搬遅延のばらつきが相対的に拡大している。こうした遅延時間のばらつきによる回路の製造歩留まり低下、製造コストの増加が深刻な問題になっている。この問題に対して、信号伝搬遅延時間のばらつきに対応して、PDEを利用して、各レジスタや演算器の制御信号に適当なスキュー値を導入することにより、データパス回路のタイミングエラーが回避できる。本稿では、チップ製造後のスキュー調整にて、高い歩留まりで高い性能を引き出すための高位合成手法を検討、提案する。手法一は、ECG（Extended Conflict Graph）に対する、順序彩色によりキュー調整成功確率が高い資源割当を得ようとするものである。これと併せて、遅延値のばらつきを考えずに、スキューを考慮してクロック周期を最小化する資源割当を得る手法二、手法一と手法二を組み合わせた手法三をILP定式化し、それぞれの手法で得られる合成結果に対して、スキュー調整成功確率を評価し、各割当手法を比較評価する。