[招待講演]先端半導体素子信頼性のデバイスシミュレーション

摘要

更なる高集積化と回路構成の大規模化が進展するLSIにおいて，故障や誤作動による影響はより深刻化する.設計段階で信頼性悪化箇所を特定し，解決するための手立てを講じておくことは、LSI設計の重要な技術課題であり，信頼性危険個所の確度の高い推定のためには，信頼性シミュレーションが不可欠である.一時的な信頼性悪化要因としてのESDについては，高精度な破壊モデルにより，ゲート絶縁膜破壊挙動のデバイスシミュレーションを可能とした.長時間に及ぶ信頼性悪化要因としては，ホットキャリアやNBTI·PBTIによるデバイスの経年劣化を考慮した回路の劣化シミュレーションを可能とした.回路劣化シミュレーションにより，レイアウトのレベルで見出した信頼性悪化個所を，デバイスシミュレーションにより詳細にメカニズム解析を行うことで設計段階での見通しの良い信頼性設計が可能となる.