サスペンディッド·ビットライン読出し方式を用いた0.5V 5.5nsecアクセスタイムバルクCMOS 8T SRAM

摘要

低電圧（0.5V）で高速（アクセスタイム5.5nsec）のバルクCMOS 8T SRAMについて報告する。相補読出し型の8T SRAM（C-RP 8T）セルが高速読出しを可能とした。0.5V時の読出し遅延とそのばらつきは従来のシングルエンド8T SRAM （S-RP 8T）セルを用いた場合と比べて、それぞれ52％及び54％低減じた。C-RP 8Tセルの読出しに標準的な電圧センスアンプを用いると、非選択メモリセルからのリーク電流が生じる恐れがあるが、サスペンディツド·ビットライン読出し手法を用いてリーク電流を解消した。65nm LPバルクCMOSテクノロジを用いた1Kbit SRAMマクロを評価し、アシスト回路無しで0.5V時に5.5nsecのアクセスタイムを確認した。電力効率（PD積）は従来S-RP8Tに比べて78％低減した。