リコンフィギャラブルプロセッサを用いた複数の拘束長に対応したビタビ復号器の設計と実装

摘要

ビタビ復号器をハードウェアで実装する場合、拘束長や復号精度の変化など、複数の復号条件に適応させるには複数の回路構成を用意する必要があった。 FPGAを用いてハードウェア構成を入れ替えれば複数のコンテキストを用意する必要はなくなるが、回路の書き換えに時間がかかるという問題点があった。 本研究では、動的に再構成が可能なリコンフィギャラブルプロセッサDAPDNA-II上に、拘束長が3から5までのビタビアルゴリズムを実装し、要求に応じて構成を変更するシステムを提案する。具体的には、リコンフィギャラブルプロセッサを用いることで、一定のSNR対するBER閾値の設定を行って拘束長を変動させた場合について評価を取ったところ、最低4.50Mbpsのスループットを実現し、回路の書き換えが頻繁に行われる状況では、最高の性能の拘束長を用意する場合と比較して30％-80％程の回路電力の削減を確認した。