Finding False Paths in Sequential Circuits (vol 60, pg 1837, 2018)

Matrosova A. Yu; Andreeva V. V.; Chernyshov S. V.; Rozhkova S. V.; Kudin D. V.

首页> 外文期刊>Russian physics journal >Finding False Paths in Sequential Circuits (vol 60, pg 1837, 2018)

【24h】

Finding False Paths in Sequential Circuits (vol 60, pg 1837, 2018)

机译：在顺序电路中找到假路径（Vol 60，PG 1837,2018）

获取原文

获取原文并翻译 | 示例

获取外文期刊封面封底 >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

A reference on the grant "The study was partially supported by Russian Science Foundation research project a"-14-19-00218" has been missed.

机译：授予的参考“该研究得到了俄罗斯科学基金会研究项目的部分支持，已错过”-14-19-00218“。

著录项

来源
《Russian physics journal》 |2018年第11期|共1页
作者
Matrosova A. Yu; Andreeva V. V.; Chernyshov S. V.; Rozhkova S. V.; Kudin D. V.;
展开▼
作者单位

展开▼
收录信息
原文格式 PDF
正文语种 eng
中图分类物理学;
关键词

相似文献

外文文献
中文文献
专利

1. Finding False Paths in Sequential Circuits (vol 60, pg 1837, 2018) [J] . Matrosova A. Yu, Andreeva V. V., Chernyshov S. V., Russian physics journal . 2018,第11期

机译：在顺序电路中找到假路径（Vol 60，PG 1837,2018）
2. Finding False Paths in Sequential Circuits [J] . Matrosova A. Yu, Andreeva V. V., Chernyshov S. V., Russian physics journal . 2018,第10期

机译：在顺序电路中找到假路径
3. Exploiting multicycle false paths in the performance optimization of sequential logic circuits [J] . Ashar P., Dey S. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1995,第9期

机译：在顺序逻辑电路性能优化中利用多周期错误路径
4. Finding False Paths for Sequential Circuits Using Operations on ROBDDs [C] . Anzhela Matrosova, Sergei Ostanin, Semen Chernyshov IEEE International Symposium on On-Line Testing and Robust System Design . 2018

机译：使用ROBDD上的操作为时序电路寻找错误路径
5. Performance-driven FPGA synthesis for sequential circuits. [D] . Wu, Chang. 1999

机译：针对时序电路的性能驱动的FPGA综合。
6. False-positive findings in Cochrane meta-analyses with and without application of trial sequential analysis: an empirical review [O] . Georgina Imberger, Kristian Thorlund, Christian Gluud, 2016

机译：Cochrane荟萃分析中有和没有应用试验序贯分析的假阳性结果：一项经验综述
7. Waiting False Path Analysis of Sequential Logic Circuits for Performance Optimization [O] . Kazuhiro Nakamura, Kazuyoshi Takagi, Shinji Kimura, 1998

机译：用于性能优化的时序逻辑电路等待虚路径分析

Finding False Paths in Sequential Circuits (vol 60, pg 1837, 2018)

摘要

著录项

相似文献

相关主题

期刊订阅