...
机译:在顺序电路中找到假路径
Natl Res Tomsk State Univ Tomsk Russia;
Natl Res Tomsk State Univ Tomsk Russia;
Natl Res Tomsk State Univ Tomsk Russia;
Natl Res Tomsk Polytech Univ Tomsk Russia;
Russian Acad Sci Geophys Ctr Moscow Russia;
sequential circuit; reduced ordered binary decision diagram (ROBDD); false path; equivalent normal form; path delay fault;
机译:在顺序电路中找到假路径
机译:在顺序电路中找到假路径(Vol 60,PG 1837,2018)
机译:在顺序逻辑电路性能优化中利用多周期错误路径
机译:使用ROBDD上的操作为时序电路寻找错误路径
机译:显示的路径选择行为和网络修剪功能,可实现高效的路径查找。
机译:Cochrane荟萃分析中有和没有应用试验序贯分析的假阳性结果:一项经验综述
机译:用于性能优化的时序逻辑电路等待虚路径分析