首页> 外文期刊>トランジスタ技術 >自力で学習する大脳視覚野AIチップの製作 第3回 C++言語でAIチップ製作
【24h】

自力で学習する大脳視覚野AIチップの製作 第3回 C++言語でAIチップ製作

机译:AI芯片生产在制造3rd C ++语言的脑视觉皮质AI芯片上依靠学习

获取原文
获取原文并翻译 | 示例
获取外文期刊封面目录资料

摘要

従来,ZynqなどのSoC型FPGAは,次のような流れでハードウェアとソフトウェアを別々の環境で開発していました.(1)VivadoHLS(ザイリンクス)を使っで,高位記述(CやC++)からHDLに変換したIPコア,つまりハードウェアを作る。(2)Vivadoを利用してIPしコアを取り込み,HDLによるハードウェアの全体記述に統合した後,論理合成,配置配線,コンパイルを行う。(3)SDKでソフトウェアを作る。最新の統合開発環境であるSDSoCを利用すれば,C言語やC++言語で,ソフトウェアとハードウェアで構成されたシステム全体を記述できます.記述後ビルド·ボタンを押すと,FPGA部分であるPL部のビット·ファイルが生成され,同時にソフトウェア部分であるPS部がArm用にコンパイルされます.今回は,ワンストップ開発環境SDSoC上でC++プログラミングを行い,打音検査用SOM AIチップのソフトウェアとハードウェアを開発します.ハードウェアはSoC型FPGA“Zynq”を搭載したスタータキットZedBoardです.
机译:传统上,SOC的FPGA如ZYNQ在下面的流程独立的环境已经开发的硬件和软件。 (1)使用VivadoHLS公司(Xilinx),IP核从高阶描述(C,C ++),以HDL,即,硬件转换。 (2)IP和捕获使用Vivado核心,由HDL硬件集成,并执行逻辑综合,布局和布线,和编译。 (3)制作软件SDK。使用SDSOC,这是最新的集成开发环境中,可以描述C语言或C ++语言的整个系统和硬件系统。当按下生成按钮时,PL部分,这是FPGA部分的位的文件,则生成,并在同一时间的PS单元被编译为ARM。这一次,C ++编程的一条龙开发环境SDSOC执行,我们制定SOM AI芯片的软件和硬件进行刻录检查。硬件是起动器套件Zedboard与SOC型FPGA“ZYNQ”。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号