ソース結合形多値集積回路の高性能化と画像処理VLSIプロセッサへの応用

摘要

多値電流モード回路は、多ビット情報を多値電流信号として1線に重畳することにより、配線数およびクリティカルパスゲート段数を大幅に削減できる。 しかしながら、本回路方式では基本ゲート1段あたりの遅延時間が大きいため、基本ゲートの高性能化を実現する回路技術が望まれていた。 本稿では、差動対回路の高い電流駆動能力に着目し、スイッチングゲートを差動対回路のみで構成した高性能多値集積回路の提案を行う。 また、本提案回路に基づく画像処理VLSIプロセッサの評価を通して、その有用性を明らかにする。