クロック系消費電力に着目した可変段数パイプラインプロセッサの低電力化

摘要

近年，モバイル端末等の消費エネルギーの増大が問題となっており，低消費エネルギーと高性能の両立が要求れている． そこで我々は，その要求を満たす手法のーつとしてVSP (Variable Stages Pipeline)を提案している． VSPはパィプライン段数を動的に変化させることで低消費エネルギーと高性能の両立を目指す手法である． また，LDS-cellという特殊な七ルを導入することでパィプラインステージ統合によって増加する回路内のグリッチを削減している． しかし，LDS-cellはグリッチを低減するためにクロックを供給する必要があるため，クロックトリーの消費エネルギーが増大する危険性がある．そこで本論文ではLDS-cellの駆動によるオーバへッドを低減する手法として，LD S-cel lへのクロックゲーティング適用と，高性能セミスタティックTSPC DFFをべースとした改良型LDS-cellを提案する． 更に，二つの提案手法を併用した場合に発生する問題点を解決する手法も提案する．提案手法を実装し，評価を行ったところ，従来VSPから18％ 消費エネルギーが低減できた．