0.7nmの極薄膜SOIトランジスタ技術

摘要

極薄SOIトランジスタのSOI膜厚を電気的に評価する手法を開発した。 また，従来から培ってきたデバイス作製技術を駆使することで，0.7nmという世界でもっとも薄いSOIをチャネルとする薄膜SOIトランジスタの作製に成功した。 これにより，ゲート長3nm以下のトランジスタでも短チャネル効果を抑制でき，極限的に微細なトランジスタの実現をもたらす可能性を見いだした。 また，作製したトランジスタの特性を調べることで，このような極薄膜SOIトランジスタにおいては従来無視できた量子力学的な効果が顕在化することが明らかになった。 この量子力学的な効果のため，チャネル部のSOI膜厚が薄ければ薄いほど，①しきい値電圧が上昇し，②ゲート容量のゲート電圧に対する立ち上がりが良くなり，③移動度が劣化する。このような極薄膜SOIトランジスタを高集積回路に適用するには，移動度の劣化やしきい値のばらつきを抑えるため，原子レベルで平たんな極薄膜を実現することが望ましい。 今後は,平たん化技術を含めた実用化へ向けた開発を行っていく。