電圧·電流サンプリング方式によるしきい値結合CMOSカオス回路の設計

摘要

本研究では，CMOS集積回路による大規模結合非線形ダイナミカルシステム実現のために，素子ばらつきに頑健なしきい値結合アレイ回路を提案する．我々はすでに，任意の非線形ダイナミカルシステムの実現法として，外部から与えられる非線形電圧波形をパルス幅／位相変調（PWM/PPM）信号によりキャパシタにサンプリングし，任意の非線形変換を行う電圧サンプリング方式回路と，同じく非線形電流波形をPPM信号でキャパシタにサンプリングする電流サンプリング方式回路を提案してきた．両サンプリング方式にはそれぞれ，原理的にCMOS回路に不可避な構成素子のパラメータばらつきに頑健であること，および結合状態の積和計算がノード結線で容易に実現できることという長所がある．これら二つの長所は大規模結合系を実装する上で非常に重要である．そこで本研究ではこれら2つの長所を生かした．回路構成を採用し，大規模結合CMOS回路で問題となるアナログバッファ回路のシフト電圧ばらつきに頑健な回路を提案する．さらに，提案回路が電圧シフトに頑健であることをSPICEシミュレーションにより示す．