CMOS logic circuits; delays; logic design; pipeline processing; timing; analytical model; controllable delay component; electrical characterization; micropipeline architecture; semicustom design approach; semicustom micropipeline design; synchronous operation;
机译:高效的半定制微管道设计
机译:半定制数字集成电路设计的EMC认证方法
机译:标准单元元件中之字形电源门控电路的半定制设计
机译:节能高性能2相异步微观
机译:一个有效的设计空间探索框架,用于优化省电的异构多核多线程嵌入式处理器体系结构。
机译:掌握树状分子自组装以实现高效siRNA递送:从概念设计到体内高效基因沉默
机译:使用彩虹的异步微管线系统的多视图设计