机译:嵌入式CMOS组合电路中与延迟有关的开关活动的统计估计
CMOS logic circuits; circuit analysis computing; combinational circuits; delays; hot carriers; integrated circuit reliability; statistical analysis; benchmark circuits; delay-dependent effects; delay-dependent switching activities; discrete-time logic signals; embe;
机译:嵌入式CMOS组合电路中与延迟有关的开关活动的统计估计
机译:考虑信号相关性和同时切换的静态和多米诺CMOS电路的活动估计
机译:使用符号仿真估计组合逻辑电路中的平均开关活动
机译:估算CMOS组合电路中与延迟有关的开关活动的统计方法
机译:用于低压信号处理应用的高性能CMOS开关电流电路
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:深亚微米CMOS电路中电源网络上的电感性和电阻性开关噪声的估计