首页> 外文期刊>IEEE transactions on very large scale integration (VLSI) systems >Analysis of power dissipation in double edge-triggered flip-flops
【24h】

Analysis of power dissipation in double edge-triggered flip-flops

机译:双沿触发触发器的功耗分析

获取原文
获取原文并翻译 | 示例

摘要

A comprehensive analysis of double edge triggered (DET) flip-flops' power dissipation, taking into account input signal statistics, is presented in this paper. It is shown that using DET instead of a single edge-triggered flip-flop may result in significant energy savings if the input signal has reduced activity. On the other hand, the high switching rate of DET internal nodes may result in larger power dissipation if the input signal has a high transition probability or significant glitching.
机译:本文考虑了输入信号统计数据,对双沿触发(DET)触发器的功耗进行了全面分析。结果表明,如果输入信号的活动性降低,则使用DET代替单个边沿触发的触发器可能会节省大量能量。另一方面,如果输入信号具有高转换概率或明显的毛刺,则DET内部节点的高开关速率可能导致更大的功耗。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号