机译:基于整数线性规划的内置自测数据路径综合新方法
VLSI; built-in self test; circuit CAD; design for testability; high level synthesis; integer programming; integrated circuit design; integrated circuit testing; linear programming; BIST data path synthesis; BIST register assignment; DFT; area overhead; built-in self-;
机译:基于整数线性规划的内置自测数据路径综合的新方法
机译:混合整数线性规划在组合逻辑电路最大数据路径覆盖向量的生成中的应用
机译:一类双线性整数程序的整数线性规划方法
机译:使用整数线性规划的RTL-数据路径验证
机译:工程系统系统综合的混合整数非线性规划方法(过程综合,不可微优化,热集成,运筹学,计算机辅助设计)。
机译:布尔代谢网络的发现:基于整数线性规划的方法
机译:基于整数线性规划的内置自测数据路径综合新方法