机译:并行Reed-Solomon解码器的高速VLSI架构
Dept. of Electr. & Comput. Eng., Univ. of Connecticut, Storrs, CT, USA;
VLSI; decoding; parallel architectures; Reed-Solomon codes; CMOS digital integrated circuits; pipeline arithmetic; high-speed integrated circuits; parallel algorithms; optical communication equipment; digital signal processing chips; application spec;
机译:并行Reed-Solomon解码器的高速VLSI架构
机译:高速并行维特比解码:算法和VLSI体系结构
机译:Reed-Solomon解码器的VLSI架构
机译:用于平行芦苇所罗门解码器的高速VLSI架构
机译:高效的VLSI架构,用于Reed-Solomon码的代数软判决解码。
机译:FQStat:一种并行架构可非常快速地评估测序质量指标
机译:用于低复杂度追踪软判决Reed-solomon解码的高速VLsI架构
机译:用于Reed-solomon解码器的VLsI架构