机译:异步电路基于初始化的测试模式生成
Sch. of Inf., Univ. of Edinburgh, Edinburgh, UK;
Asynchronous circuits; automatic test pattern generation (ATPG); sequential initialization; stuck-at fault testing;
机译:设计异步时序电路以实现随机模式可测试性
机译:基于模糊延迟模型的故障模拟器,用于异步时序电路中的串扰延迟故障测试生成
机译:基于模糊延迟模型的故障模拟器,用于异步时序电路中的串扰延迟故障测试生成
机译:自动生成异步电路的同步测试模式
机译:用于VLSI电路的内置自测试的划分和详尽测试模式生成的方法。
机译:哺乳动物运动模式生成电路中左右协调的机制:数学建模观点
机译:异步电路同步测试模式的自动生成
机译:顺序电路的动态故障折叠和诊断测试模式生成