机译:基于电压的漏电流计算方案及其在纳米MOSFET和FinFET标准单元设计中的应用
Department of Information Engineering, Electronics and Telecommunications, Sapienza University of Rome, Rome, Italy;
FinFETs; Integrated circuit modeling; Leakage currents; Loading; Logic gates; Voltage control; Leakage current; VLSI; VLSI.; standard cells;
机译:纳米级DG MOSFET漏电流机制建模及其在低功率SRAM设计中的应用
机译:采用改进电流机制的纳米级全耗尽SOI MOSFET漏电流降低
机译:鳍形对FinFET泄漏的影响及其在多阈值和超低泄漏FinFET设计中的应用
机译:用于纳米级MOSFET应用的最小结漏电流
机译:纳米级薄体MOSFET设计和应用
机译:具有位置载流子散射相关性的准弹道漏电流电荷和电容模型对纳米级对称DG MOSFET有效
机译:MOSFET纳米级设备的精确漏电流型号