机译:基于延迟锁定环阵列的集成高分辨率CMOS时序发生器
机译:基于65 nm CMOS工艺的具有时序偏移自校准的快速锁定延迟锁定环的设计
机译:用于25 GB / S数据接收器的0.2-1.3 ns范围延迟控制方案使用45-nm CMOS中的基于副本延迟线的延迟锁定循环循环循环
机译:用于TDC和时钟分配系统的集成CMOS 0.15 ns数字定时发生器
机译:基于延迟锁定环阵列的集成高分辨率CMOS时序发生器
机译:基于65 nm CMOS的数字延迟锁定环的2 GHz倍频器
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:用于TDC和时钟分配系统的集成CMOS 0.15 ns数字定时发生器