机译:将基于Canary的待机$ V_ {DD} $缩放比例扩展至45 nm及以上的技术
Closed loop; DRV; SRAM; low-power memory; reliability; standby $V_{DD}$ scaling; variation;
机译:具有BIST的增强型基于Canary的系统,可降低SRAM的待机功耗
机译:NBTI / PBTI对SRAM V_(MIN)的影响分析和改进的SRAM V_(MIN)的设计技术
机译:FinFET SRAM的V_(DD)可扩展性:针对LER引起的变化的不同设计选项的鲁棒性
机译:45nm低待机功耗嵌入式SRAM,具有增强的抗工艺和温度变化的抗扰性
机译:纳米SRAM的大规模可变性表征和鲁棒设计技术
机译:扩展的格拉斯哥成果量表是否能为常规格拉斯哥成果量表增加价值?
机译:Canary副本反馈用于90nm sRam中的近DRV待机vdd缩放