机译:共信道干扰背景下一类经修改的二阶数字锁相环的相位误差动态
Univ Burdwan, Dept Phys, Burdwan 713104, W Bengal, India;
nonuniform sampling digital phase-locked loop (NUS-DPLL); stability criteria; bifurcation phenomena; cochannel interference; DPLLS;
机译:作者的回答:“关于存在同频道CW干扰和加性噪声的一阶锁相环的相位误差方差”
机译:共信道CW干扰和加性噪声存在下一阶锁相环的相位误差方差
机译:存在同频道音干扰和加性噪声时一阶锁相环的相位误差动态
机译:二阶数字锁相环的相位抖动动态
机译:修改三相同步参考框架锁相环以消除不平衡和谐波误差。
机译:具有延迟耦合的数字锁相环的自组织同步理论与实验
机译:具有非累积参考时钟抖动的二阶数字Bang-bang锁相环的输出抖动性能
机译:二阶数字锁相环的分析与设计