机译:4H-SiC带隙内界面陷阱能级电荷密度随氧化物厚度的变化
Sensors and Nano-Technology Group, Semiconductor Devices Area, Central Electronics Engineering Research Institute (CEERI)/Council of Scientific and Industrial Research (CSIR), Pilani, 333 031, India;
Center of Excellence in Material Sciences (Nanomaterials), Department of Applied Physics, Z.H. College of Engg. &amp Tech., Aligarh Muslim University, Aligarh, 202 002, India;
4H-SiC; wet thermal oxidation; MOSiC structure; interface trap level density.; 85.30.-z; 81.05.-t; 72.20.-t;
机译:4H-SiC带隙内界面陷阱能级电荷密度随氧化物厚度的变化
机译:氧化物厚度对4H-SiC MOS电容器中近界面陷阱的密度分布的影响
机译:氧气流量对4H-SiC MOS电容器的氧化物厚度和界面陷阱密度的影响
机译:AI2O3 / 4H-SIC与Al2O3的界面氧化层的低密度陷阱
机译:金属氧化物半导体器件中硅/二氧化硅界面粗糙度和界面捕获电荷的低温测量。
机译:通过利用氧化铝的高介电常数和高带隙低功率和闪光阵列的低功率和闪光阵列的保留增强
机译:高压微波等离子体氧化4H-SIC,低界面陷阱密度
机译:mOs(金属氧化物半导体)器件中陷阱电荷积累的偏压和氧化层厚度依赖性