...
机译:通过动态/静态共同重新配置方法改善CNNS在FPGA上加速CNN的适应性
Univ Sci & Technol China Sch Comp Sci Hefei 230027 Anhui Peoples R China;
Univ Sci & Technol China Sch Comp Sci Hefei 230027 Anhui Peoples R China;
Univ Sci & Technol China Sch Comp Sci Hefei 230027 Anhui Peoples R China;
Univ Sci & Technol China Sch Comp Sci Hefei 230027 Anhui Peoples R China;
Hardware; Field programmable gate arrays; Computational modeling; Acceleration; Mathematical model; Convolution; Accelerator architectures; Convolutional neural networks; FPGA; hardware accelerator; computing adapativity; dynamic partial reconfiguration;
机译:基于通道的通信/同步模型,用于动态部分可重新配置的FPGA上的SW-HW多任务
机译:基于通道的通信/同步模型,用于动态部分可重新配置的FPGA上的SW-HW多任务
机译:基于通道的通信/同步模型,用于动态部分可重新配置的FPGA上的SW-HW多任务
机译:AcENoC:用于FPGA加速NoC仿真的可配置硬件/软件平台
机译:在FPGA上基于MMT的MANET系统的灵活HW-SW设计和分析。
机译:推断有害的nsSNPs对黄酮哌啶醇与CDK7蛋白的结合适应性的影响:分子动力学方法
机译:推测动态矢量化以辅助HW / sW共同设计环境中的静态矢量化