机译:温度对未来技术节点中深亚微米全局互连优化的影响
Politecnico di Torino, Dipartimento di Elettronica, C.so Duca degli Abruzzi 24, I-10129 Torino, Italy;
interconnects; temperature; delay optimization; inductance; scaling;
机译:温度依赖性多壁碳纳米管作为不同技术节点上的全局互连的性能和分析
机译:温度依赖性多壁碳纳米管作为不同技术节点上的全局互连的性能和分析
机译:未来技术节点的铜/低-k $互连技术设计和基准测试
机译:温度对深度亚微米全局互连优化的影响
机译:针对先进半导体技术节点的BEOL互连堆栈的优化
机译:兼容半导体技术的低温碳纳米管垂直互连件的制造
机译:温度对未来技术节点中深亚微米全局互连优化的影响