机译:使用堆叠式掩膜工艺的低于55 nm蚀刻工艺
Process & Manufacturing Engineering Center, Toshiba Corporation Semiconductor Company, Yokohama 235-8522, Japan;
resist process; pattern transfer; carbon film; etching; RIE;
机译:Sub-45 Nm Sio_2蚀刻采用高偏置频率双频叠加Rf电容耦合等离子体的堆叠掩模工艺
机译:改善90nm以下蚀刻工艺的机制
机译:蚀刻和非蚀刻可吸收喷砂处理的植入物表面的生物力学和组织形态分析:在狗中进行的实验研究。
机译:使用堆叠式掩膜工艺的亚45纳米抗蚀剂工艺
机译:用于电介质蚀刻的环境友好的半导体工艺。
机译:分析由烟草腐蚀杯状病毒编码的VPg蛋白酶(NIa):突变对亚细胞转运蛋白水解加工和基因组扩增的影响。
机译:(受邀)针对垂直和无损伤的蚀刻后InGaas鳍片轮廓:干蚀刻处理,侧壁损伤评估和缓解选项
机译:氧化物等离子体处理放电中真空紫外光谱的绝对强度;真空科学与技术学报