55nm金属硬掩膜一体化刻蚀工艺的研发和优化

摘要

随着超大规模集成电路(VLSI)的特征尺寸不断缩小，为降低RC延迟的影响，后段集成普遍采用低介电介质材料（Low-k材料）双大马士革铜互联工艺。在诸多的双大马士革结构刻蚀工艺中，金属硬掩膜一体化刻蚀工艺是迄今为止最为先进的工艺。与传统光刻胶掩膜工艺相比，金属硬掩膜(氮化钛TiN)的引入带来了特征尺寸（CD）可控性强、工艺延展性大，介质膜损伤小等优点；但同时由于大量金属成分的介入，也给工艺控制带来了一系列负面影响。
　　本文着重就55nm金属硬掩膜一体化刻蚀工艺存在的TiN硬掩膜过刻蚀问题、TiN表面金属副产物残留问题、金属副产物引起的刻蚀残留问题展开课题研究并提出改善方案。通过DOE方法找出高刻蚀选择比的条件，解决了TiN硬掩膜过刻蚀问题和金属硬掩膜表面残留缺陷问题；通过优化前处理步骤（Pre-condition）和在步骤转换之间增加过渡步骤，有效解决了刻蚀残留缺陷问题。开发出的新工艺条件：氧化膜的过刻蚀量~30%、SiCN的过刻蚀量~100%，符合规格；电性指标验证：工艺时间±10%窗口验证数据导线电阻测试及孔洞接触电阻均在规格内（导线电阻规格：0.175±0.1Ω/SQR；孔洞接触电阻规格：2.8±1.7Ω/Count）；电迁移指标（EM）可靠性验证，器件寿命达到89.5年（规格>10年），可靠性验证表现良好；产品良率验证：工艺时间±10%窗口验证数据显示良率达到98%以上（规格>95%），充分满足大规模量产。新工艺条件的开发，为推动金属硬掩膜一体化刻蚀工艺的技术进步和发展做出了有益尝试。

目录

第一章 绪论

1.1铜互联技术产生的背景

1.2低介电常数等离子刻蚀（大马士革）工艺介绍

1.3本论文的研究对象、内容及方向

1.4实验设备及分析测试设备介绍

1.5本章小结

第二章 大透光率工艺一体化刻蚀工艺中金属硬掩膜过刻问题

2.1引言

2.2一体化刻蚀工艺中硬掩膜过刻蚀问题描述

2.3一体化刻蚀工艺中硬掩膜过刻蚀问题形成原因分析

2.4实验设计与工艺优化

2.5工艺优化方案分析与结果确认

2.6本章小结

第三章 大透光率工艺金属硬掩模表面残留缺陷的控制与优化

3.1引言

3.2金属硬掩膜表面残留缺陷问题的描述

3.3金属硬掩模表面残留缺陷问题形成原因分析

3.4实验设计与工艺优化

3.5工艺优化方案分析与结果确认

3.6本章小结

第四章 金属硬掩膜一体化刻蚀工艺刻蚀残留缺陷控制与优化

4.1引言

4.2一体化刻蚀工艺刻蚀残留缺陷问题的描述

4.3一体化刻蚀工艺刻蚀残留缺陷问题的原因分析

4.4实验设计与工艺优化结果确认

4.5本章小结

第五章 新工艺条件的验证与测试

5.1引言

5.2新工艺的物理结构指标工艺窗口验证

5.3新工艺的电性指标工艺窗口验证

5.4新工艺的电迁移指标（EM）可靠性验证

5.5新工艺的产品良率指标工艺窗口验证

第六章 总结

参考文献

致谢

攻读硕士学位期间已发表或录用的论文

声明