机译:并行硬件加速器中数字水印算法的实现
Department of Telecommunications, AGH University of Science and Technology, al. Mickiewicza 30. 30-059 Cracow. Poland;
AGH University of Science and Technology, ACK UST Cyfronet, Supercomputing Center, ul. Nawojki 11. 30-950 Cracow, Poland;
GPU processing; Image authentication; Semi-fragile watermarking;
机译:数字视频水印算法的硬件实现观点
机译:用于视频认证的数字水印系统的硬件实现
机译:用于硬件实现的演进型数字滤波器并行结构的设计和FPGA实现
机译:用于快速实现DMC和GPC控制算法的硬件加速器,使用FPGA及其应用于伺服电机
机译:共同设计模型压缩算法和高效深度学习的硬件加速器
机译:多核环境中超声医学图像的并行数字水印处理
机译:数字视频水印算法的硬件实现视角
机译:图像处理算法的并行异步硬件实现