一种深度卷积神经网络硬件加速器中的可伸缩的并行数据载入装置及其设计方法

摘要

本发明提供一种用于卷积加速的可伸缩的并行数据载入装置及其设计方法，此设计可方便的伸缩扩展，为任意并行硬件加速器提供高带宽数据输入，为输入特征图提供数据变换的快速寄存机制。设计包括：并行输入寄存阵列，其尺寸设计与计算单元阵列尺寸满足特定的设计原理，令设计可定制性大大提升，并化简了输入数据变换方法；并行输入数据访问引擎，对上述并行输入寄存阵列中的数据进行并行访问，又化简了控制算法和电路结构，所以能够提升硬件实现的主频还节省芯片面积与功耗。设计形成一套硬件数据处理方法，包括变换算法和编址法则，提升了输入数据的局域空间信息利用率，为并行加速计算单元提供高带宽数据输入，并减少了对主存储器的访问次数。