机译:使用SD2表示法进行整数除的硬件算法
Department of Information Engineering, Nagoya University, Nagoya-shi, 464-8603 Japan;
computer arithmetic; division; integer division; hardware algorithm; signed-digit representation; VLSI;
机译:新型紧凑型SD2正整数三角阵列分割电路
机译:小整数常量的硬件划分
机译:使用乘法的常数整型有效算法
机译:整数除法的硬件算法
机译:改进的算法和硬件设计,可用于收敛。
机译:稀有加权丰富度:保护规划中最小集和最大覆盖率问题的整数规划和启发式算法的简单可靠的替代方案
机译:内部使用冗余二进制表示法进行除法和平方根的硬件算法(关于计算方案的数学理论及其应用)
机译:正整数加法表示算法