机译:再生通过晶体管逻辑设计高速高密度并行加法器和乘法器
pass-transistor logic; carry skip method; booth multiplier; monte carlo method;
机译:利用传输晶体管逻辑的低功耗16 / spl倍/ 16-b并行乘法器
机译:加法器的通过晶体管逻辑设计方法及应用实例
机译:采用改进的通过晶体管逻辑技术的低功耗高性能Radix-4乘法器设计
机译:使用混合传输晶体管逻辑(PTL)和CMOS逻辑的GF(2 ^ m)串行并行乘法器的低成本设计
机译:高速加法器和阵列乘法器的动态电流模式逻辑电路的分析和设计。
机译:基于CMOS的碳纳米管传输晶体管逻辑集成电路
机译:采用传输晶体管绝热逻辑的低功耗,低噪声加法器设计
机译:高速并行加法器和乘法器