机译:快速锁定低功耗细分数字延迟锁定环路
Department of Electrical Engineering and Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan, 10617, R.O.C.;
Department of Electrical Engineering and Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan, 10617, R.O.C.;
delay-locked loop; fast-lock; low-power; subranging;
机译:使用具有50-PE分辨率的全数字嵌套延迟锁定环路和LIDAR传感器的高吞吐量的低功耗多通道时间 - 数字转换器
机译:具有循环半延迟线架构的大范围,低功耗,全数字延迟锁定环路
机译:占空比失真容忍的半延迟线低功耗快速锁定全数字延迟锁定环路
机译:使用快速锁定可变SAR算法的宽范围全数字延迟锁定环路
机译:耐抖动的数字延迟锁定环路和固定延迟线的设计和分析。
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:具有可调范围CmOs延迟锁定环的亚皮秒抖动设计,适用于高速和低功耗应用