FPGAのスイッチマトリクスを対象としたソフトエラー対策

摘要

近年，プロセス微細化によりソフトエラーの問題がさらに深刻化するといわれている．特にSRAMにおいてソフトエラーの問題は深刻となってきており，様々な対策が講じられてきている．本稿では，SRAMベースFPGAのルーティングを制御するバストランジスタのメモリにASRAMを利用することで，ソフトエラーに対して有効な手法を提案する．コンフィギュレーションビットの0の存在比率がある一定値を超えれば，エラー耐性について3重化よりも本提案は有効であることを確認した．%Recentry, a soft error becomes a serious probrem as the process shrinking. Especially, SRAMs seriously suffer from a soft error, and thus various techniques have been proposed to deal with it. In this paper, we propose a technique to utilize ASRAM for the memory cells to control the pass transistors in an SRAM based FPGAs. We confirmed that the proposed techniques have high error tolerance than that of TMR when the ratio of O's in the configuration bits are larger than some constant value.