低電力かつ省面積な耐ソフトエラー多重化フリップフロップDICE ACFF

摘要

Process scaling makes LSI less reliable to soft errors and increases power. We propose a low-power highly-reliable flop-flop called DICE ACFF implemented with the Dual-interlocked storage cell (DICE) and the Adaptive-coupled FF (ACFF).Its power is less than transmission-gate FFs if Data Activity less than 30%. The Dice structure in DICE ACFF has a capability to recover from a single-node upset. The DICE ACFF achieves highly-reliable operations with low power.%近年のLSI設計プロセスの微細化に伴い、ソフトエラーによるLSIの信頼性の低下が問題となってきている。また同時にトランジスタサイズに対する消費電力の増加が問題となっている。本論文では、活性化率に注目して低電力を実現したACFFにDICE構造を取り入れたDICE ACFFを提案する。活性化率30%を下回ると従来のDFFを下回る消費電力となり、DICE構造の特徴であるラツチ内部で発生したパルスによるソフトエラ一を補償する回路となった。