首页> 外文期刊>電子情報通信学会技術研究報告 >InAsナノワイヤの電界アシスト自己整合堆積プロセス
【24h】

InAsナノワイヤの電界アシスト自己整合堆積プロセス

机译:InAs纳米线的场辅助自对准沉积工艺

获取原文
获取原文并翻译 | 示例
       

摘要

Field-assisted self-assembly process (FASA) of InAs and InAs/InP core-shell nanowires onto a Si substrate has been investigated. The dependence of the FASA yield on the frequency of the AC voltage applied between the FASA electrodes is examined. Furthermore, nanowires are deposited onto a MOS substrate to obtain an nMOS inverter. It is confirmed that the inverter operates properly.%電界アシスト自己堆積プロセス(FASA)を用いてInAsナノワイヤをSi基板上に堆積した。InAsナノワイャ及びInAs/InPコアシェルナノワイヤに関して、FASA歩留まりの周波数依存性を比較した。また、FASAによりナノワイヤをクロス型に堆積することを試みた。さらに、nMOSFETとナノワイヤを用いたインバータを作製し、回路動作を確認した。
机译:研究了InAs和InAs / InP核壳纳米线在Si衬底上的场辅助自组装过程(FASA)。研究了FASA产量对在FASA电极之间施加的交流电压频率的依赖性。可以确认逆变器运行正常,使用%场辅助自沉积工艺(FASA)将InAs纳米线沉积在Si基板上。比较了InAs纳米线和InAs / InP核壳纳米线的FASA产量的频率依赖性。另外,我们尝试使用FASA以交叉图案制造纳米线。此外,我们使用nMOSFET和纳米线制造了一个逆变器,并确认了电路工作。

著录项

  • 来源
    《電子情報通信学会技術研究報告》 |2013年第446期|43-46|共4页
  • 作者单位

    上智大学 理工学部 〒102-8554 東京都千代田区紀尾井町7番1号;

    上智大学 理工学部 〒102-8554 東京都千代田区紀尾井町7番1号;

    上智大学 理工学部 〒102-8554 東京都千代田区紀尾井町7番1号;

    上智大学 理工学部 〒102-8554 東京都千代田区紀尾井町7番1号;

    上智大学 理工学部 〒102-8554 東京都千代田区紀尾井町7番1号;

    上智大学 理工学部 〒102-8554 東京都千代田区紀尾井町7番1号;

  • 收录信息
  • 原文格式 PDF
  • 正文语种 jpn
  • 中图分类
  • 关键词

    ナノワイヤ; 自己整合堆積プロセス; InAs; InP;

    机译:纳米线;自对准沉积工艺;InAs;InP;
  • 入库时间 2022-08-18 00:28:07

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号