机译:射频前端和高速I / O接口电路ESD保护二极管的布局样式的优化
Institute of Electronics, National Chiao Tung University, Hsinchu, Taiwan;
Diode; electrostatic discharge (ESD); layout; radio-frequency (RF);
机译:用于片上ESD保护的二极管叠层布局样式的优化
机译:集成电路中高速/高频I / O接口的低电容ESD保护设计
机译:高频I / O ESD保护二极管的布局优化
机译:用于千兆赫兹RF和高速I / O电路的ESD二极管的布局优化
机译:布局提取包括用于ESD保护电路和设计规则检查的基板寄生物。
机译:TMR传感器的Sigma-Delta调制器接口电路的谐波失真优化
机译:考虑集成电路中高速/高频I / O接口的低电容EsD保护设计
机译:使用数学优化的IC(集成电路)布局生成和压缩