机译:系统级设计流程中的特性先制建筑RTL设计
Tech Univ Kaiserslautern Dept Elect & Comp Engn D-67663 Kaiserslautern Germany;
Nord Semicond Res & Dev N-0278 Oslo Norway;
Tech Univ Kaiserslautern Dept Elect & Comp Engn D-67663 Kaiserslautern Germany;
Tech Univ Kaiserslautern Dept Elect & Comp Engn D-67663 Kaiserslautern Germany;
Hardware; Integrated circuit modeling; Software; Prototypes; Computational modeling; Hardware design languages; Formal verification; path predicate abstraction (PPA); register transfer level (RTL) design; system-level design;
机译:从TLM到RTL设计流程中测试台和属性的重用和优化
机译:系统级设计语言保证了统一的集成设计流程
机译:具有多参数优化目标的从ESL到RTL的高级综合设计流程
机译:用于按构建正确的RTL设计的建筑系统建模
机译:FPGA加速评估和RTL设计的验证
机译:实施系统级ICU大流行性人员配备计划的设计
机译:为控制流密集设计注册基于绑定的RTL电源管理