机译:时域147FSRMS 2.5-MHz带宽两步闪存1-1-1具有三阶噪声整形和不匹配校正的数字转换器
Delft Univ Technol Dept Microelect NL-2628 CD Delft Netherlands|Intel Linz Austria;
Lund Univ S-22184 Lund Sweden|Microsoft Corp Clock Generat Raleigh NC 98052 USA;
Delft Univ Technol NL-2628 CD Delft Netherlands|Univ Coll Dublin Dublin 4 Ireland;
Time-domain analysis; Noise shaping; Switches; Linearity; Adders; Signal resolution; Registers; Two-step TDC; noise shaping; time-domain register; time-domain adder; subtractor; time-domain signal processing; error-feedback; delta-sigma; MASH; histogram testing; mismatch correction; TDC measurement technique; time-todigital converter;
机译:1-1-1具有6 ps分辨率和三阶噪声整形的MASH $ Delta Sigma $时间数字转换器
机译:具有三阶噪声整形的多速率ΔΣ时对数字转换器的设计和FPGA实现
机译:使用时域误差反馈滤波器的0.22 ps rms集成噪声15 MHz带宽四阶ΔΣ时数转换器
机译:基于0.5ps 1.4mW 50MS / s奈奎斯特带宽时间放大器的两步闪光-ΔΣ时间数字转换器
机译:在具有实时温度校正的60 nm FPGA中实现的8.8 ps RMS分辨率时间数字转换器
机译:时域147FSRMS 2.5-MHz带宽两步闪存1-1-1具有三阶噪声整形和不匹配校正的数字转换器