机译:3D-HEVC双层模式编码器和解码器设计针对高分辨率视频
Pontifical Catholic Univ Rio Grande Sul PUCRS Polytech Sch BR-90619900 Porto Alegre RS Brazil|Farroupilha BR-97555000 Santa Maria RS Brazil;
Univ Fed Pelotas CDTEC BR-96010610 Pelotas RS Brazil;
Pontifical Catholic Univ Rio Grande Sul PUCRS Polytech Sch BR-90619900 Porto Alegre RS Brazil;
Pontifical Catholic Univ Rio Grande Sul PUCRS Polytech Sch BR-90619900 Porto Alegre RS Brazil;
Univ Fed Pelotas CDTEC BR-96010610 Pelotas RS Brazil;
Pontifical Catholic Univ Rio Grande Sul PUCRS Polytech Sch BR-90619900 Porto Alegre RS Brazil;
3D-HEVC; bipartition modes; hardware design; scalable architecture;
机译:用于视频电话应用的H.263 +视频编码器/解码器LSI的System-MSPA设计
机译:针对H.264 / AVC视频编码器的针对VLSI架构设计的低复杂度分层模式决策算法
机译:针对H.264 / AVC视频编码器的针对VLSI架构设计的低复杂度分层模式决策算法
机译:针对1080p视频的3D-HEVC DMM解码器的低区域可重配置架构
机译:HEVC编码器优化和可识别复杂度的视频编码
机译:可以解码和擦除的数字编码聚合物的设计和合成
机译:MPEG-4视频验证模型:一种基于内容表示的视频编码/解码算法