...
机译:掺杂物偏析轮廓对肖特基势垒电荷陷阱闪存的影响
Department of Electrical Engineering, Nantou, Taiwan|c|;
Charge-trapping memory; Schottky barrier; dopant-segregated layer; source-side injection;
机译:具有掺杂隔离肖特基势垒源/漏的P沟道非易失性闪存
机译:NOR型闪存器件的掺杂隔离肖特基势垒(DSSB)FinFET SONOS器件上编程特性的鳍宽依赖性
机译:用于NAND型闪存的掺杂剂隔离肖特基势垒(DSSB)FinFET SONOS中的程序速度提高
机译:掺杂物隔离的多位/单元肖特基势垒电荷陷阱存储器的迭代编程分析
机译:肖特基势垒二极管及其作为肖特基势垒电阻的应用
机译:通过利用氧化铝的高介电常数和高带隙低功率和闪光阵列的低功率和闪光阵列的保留增强
机译:半导体中的肖特基势垒分析技术-栅极电流和寄生电阻效应
机译:半导体测量技术:用于测量硅中注入深度分布的肖特基势垒二极管的差分电容 - 电压分布