机译:TDDB评估TDDB中应力引起的漏电流干扰的有效校正方法
Semiconductor Research and Development Center, IBM Microelectronics Division, Essex, VT, USA;
Breakdown; high-$k$ reliability; stress-induced leakage current (SILC); time-dependent dielectric breakdown (TDDB);
机译:锗上Hfo_2 / dy_2o_3高κ栅堆叠中应力引起的漏电流(silc)的研究
机译:时间依赖性介质击穿和应力引起的泄漏电流对Gbit级DRAM高介电常数(Ba,Sr)TiO / sub 3 /薄膜电容器可靠性的影响
机译:调查 于高 介电 к 为 低泄漏 的AlGaN / GAN MIS- HEMT器件 , 使用 材料的选择 方法
机译:气体退火温度和介电泄漏电流的形成对HFO_2设备TDDB性能的影响
机译:研究二氧化钛电介质中的泄漏电流变化。
机译:以Al2O3为介电层的InN基金属-绝缘体-半导体结构的漏电流机理
机译:多孔低K硅基互连介质的泄漏,击穿和TDDB特性
机译:墙体干扰评估与校正技术评估