机译:顶部栅极干蚀刻图案化聚合物薄膜晶体管,在通道顶部具有保护层
Department of Electronic EngineeringNational Engineering Laboratory of TFT-LCD Materials and Technologies, Shanghai Jiao Tong University, Shanghai, China;
Dielectrics; Organic thin film transistors; Performance evaluation; Polymers; Resists; Surface treatment; Dry-etching; organic thin-film transistors (OTFTs); top-gate;
机译:电荷陷阱层电导率控制对使用IGZO通道和ZnO电荷陷阱层的顶栅存储薄膜晶体管的器件性能的影响
机译:在有源沟道层和栅极绝缘体之间插入SiO缓冲层的顶栅非晶IGZO薄膜晶体管
机译:具有双沟道层的顶栅氧化物薄膜晶体管的电性能
机译:Al
机译:顶栅纳米晶体硅薄膜晶体管。
机译:具有超薄通道层的高性能顶栅薄膜晶体管
机译:基于GaN沟道层的顶栅薄膜晶体管