机译:使用混合逻辑概念的CMOS组合电路设计方法
机译:一种用于优化CMOS和BiCMOS组合逻辑中的延迟和功耗的联合栅极大小调整和缓冲器插入方法
机译:适用于低噪声混合信号IC的折叠式源极耦合逻辑与CMOS静态逻辑
机译:计算方法,吸附等温线和选择性测试的结合,用于香兰素的混合非共价-半共价分子印迹聚合物的构想
机译:混合逻辑电路的建模和优化:CMOS / CPL组合
机译:纳米级CMOS组合逻辑电路中的辐射诱发的软错误机制。
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:一种优化CmOs和BiCmOs组合逻辑中延迟和功率的联合栅尺寸和缓冲器插入方法