REVIEW OF LOW POWER DIGITAL DELAY LOCKED LOOP (DLL)

POUYA MAROOFEE; KHAIRUN NISA? MINHAD; MAMUN BIN IBNE REAZ; NOORFAZILA KAMAL; FAZIDA HANIM HASHIM

首页> 外文期刊>Journal of Theoretical and Applied Information Technology >REVIEW OF LOW POWER DIGITAL DELAY LOCKED LOOP (DLL)

【24h】

REVIEW OF LOW POWER DIGITAL DELAY LOCKED LOOP (DLL)

机译：低功耗数字延迟锁定环（DLL）的审查

获取原文

获取外文期刊封面封底 >>

开具论文收录证明 >>

文献代查 >>

团队文献服务 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

Digital delay locked loop (DLL) mainly designed to solve the clock skew in a system. This review presents the advances of DLL structure and its comparison overviews in various applications from past to advance applications. Digital DLL evolutions, paramet

机译：数字延迟锁定环（DLL）主要用于解决系统中的时钟偏差。这篇综述介绍了DLL结构的发展以及从过去到高级应用程序在各种应用程序中的比较概述。数字DLL演变，参数化

著录项

来源
《Journal of Theoretical and Applied Information Technology 》 |2015年第2期| 共页
作者
POUYA MAROOFEE; KHAIRUN NISA? MINHAD; MAMUN BIN IBNE REAZ; NOORFAZILA KAMAL; FAZIDA HANIM HASHIM;
展开▼
作者单位

展开▼
收录信息
原文格式 PDF
正文语种
中图分类计算技术、计算机技术 ;
关键词

相似文献

外文文献
中文文献
专利

1. A Duty-Cycle-Distortion-Tolerant Half-Delay-Line Low-Power Fast-Lock-in All-Digital Delay-Locked Loop [J] . Solid-State Circuits, IEEE Journal of . 2010 ,第5期

机译：占空比失真容忍的半延迟线低功耗快速锁定全数字延迟锁定环路
2. A Low-Power Multichannel Time-to-Digital Converter Using All-Digital Nested Delay-Locked Loops With 50-ps Resolution and High Throughput for LiDAR Sensors [J] . Hejazi Arash, Oh SeongJin, Rehman Muhammad Riaz Ur, IEEE Transactions on Instrumentation and Measurement . 2020 ,第11期

机译：使用具有50-PE分辨率的全数字嵌套延迟锁定环路和LIDAR传感器的高吞吐量的低功耗多通道时间 - 数字转换器
3. A Wide-Range, Low-Power, All-Digital Delay-Locked Loop With Cyclic Half-Delay-Line Architecture [J] . Wang Jinn-Shyan, Cheng Chun-Yuan, Chou Pei-Yuan, Solid-State Circuits, IEEE Journal of . 2015 ,第11期

机译：具有循环半延迟线架构的大范围，低功耗，全数字延迟锁定环路
4. Multiplying delay locked loop (MDLL) in time-to-digital conversion [C] . Jansson J.-P., Mantyniemi A., Kostamovaara J. Instrumentation and Measurement Technology Conference, 2009. I2MTC '09 . 2009

机译：时间数字转换中的乘法延迟锁定环（MDLL）
5. Single event transient modeling and mitigation techniques for mixed-signal delay locked loop (DLL) and clock circuits. [D] . Maillard, Pierre. 2014

机译：用于混合信号延迟锁定环（DLL）和时钟电路的单事件瞬态建模和缓解技术。
6. Design of a Sub-Picosecond Jitter with Adjustable-Range CMOS Delay-Locked Loop for High-Speed and Low-Power Applications [O] . Bilal I. Abdulrazzaq, Omar J. Ibrahim, Shoji Kawahito, 2016

机译：具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
7. A CMOS Delayed Locked Loop (DLL) for Reducing Clock Skew to Under 500ps [O] . Yong-bin Kim, Tom Chen 2007

机译：CmOs延迟锁定环（DLL），用于将时钟偏差降至500ps以下
8. Design of a Low Power Schottky TTL High-Speed Digital Phase-Locked Loop Integrated Circuit [R] . Gallia, J. D. 1980

机译：低功耗肖特基TTL高速数字锁相环集成电路的设计

REVIEW OF LOW POWER DIGITAL DELAY LOCKED LOOP (DLL)

摘要

著录项

相似文献

相关主题

期刊订阅