机译:DLL时钟发生器,用于具有0.3psμmCMOS精度为1ps的1ps抖动和偏斜校准器的高速A / D转换器
机译:DLL时钟发生器,用于具有0.3psμmCMOS精度为1ps的1ps抖动和偏斜校准器的高速A / D转换器
机译:具有65nm CMOS技术的0.36 pJ /位,0.025 mm2、12.5 Gb / s的前向时钟接收器,具有无卡滞延迟锁定环路和半位延迟线
机译:CMOS延迟锁定环(DLL),可将时钟偏斜降低到500 ps以下
机译:用于混合信号延迟锁定环(DLL)和时钟电路的单事件瞬态建模和缓解技术。
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:基于3.3V,1.6GHz,低抖动,自校正DLL的0.5μmCmOs时钟合成器。