...
机译:用于39.8 Gb / s和42.8 Gb / s双模工作的开环时钟恢复电路的设计与实现
机译:用于39.8 Gb / s和42.8 Gb / s双模工作的开环时钟恢复电路的设计与实现
机译:锁相环实现的10 Gb / s时钟和数据恢复电路的设计与表征
机译:通过环路轨迹分析的PLL设计技术,将决策电路的相位裕量考虑在内,适用于超过10Gb / s的时钟和数据恢复电路
机译:适用于25-28.3 Gb / s时钟和数据恢复电路的新颖的半速率双响应相位检测器实现
机译:鲁棒的多Gb / s时钟和数据恢复电路的分析和设计
机译:节奏基因的系统鉴定揭示了昼夜发条中camk1gb作为新元素
机译:适用于大型同步网络的低抖动Gb / s CMOS时钟和数据恢复电路