University of Waterloo (Canada);
机译:通过环路轨迹分析的PLL设计技术,将决策电路的相位裕量考虑在内,适用于超过10Gb / s的时钟和数据恢复电路
机译:具有健壮的锁定检测器的39至45Gbit / s多数据速率时钟和数据恢复电路
机译:高速时钟和数据恢复电路的设计
机译:面板内接口具有周期性嵌入式时钟编码的基于PLL的时钟和数据恢复电路的设计和建模
机译:用于60 GHz无线通信的集成频率合成器和时钟数据恢复电路的设计。
机译:严格建模自稳定的容错电路:片上系统的超鲁棒时钟方案
机译:CMOS技术中的时钟和数据恢复Schaltungen分析和封装[CMOS技术中的高比特率时钟和数据恢复电路的分析和设计]
机译:Burstlogic:在突发格式上对数据执行算法的逻辑电路的设计和分析。